
2
FN4071.12
September 20, 2006
Typical Application Circuit
Functional Block Diagram
D11 (3)
D10 (4)
D9 (5)
D8 (6)
D7 (7)
D6 (8)
D5 (9)
D4 (10)
D11
D10
D9
D8
D7
D6
D5
D4
+5V
DVCC (16)
0.01
F
DGND (17, 28)
CLK (15)
-5.2V (AVEE)
0.1
F
(19) ARTN
(22) AVEE
D/A OUT
(21) IOUT
(20) IOUT
(23) RSET
976
64
(24) CTRL AMP IN
HI5741
D12
D13
D13 (MSB) (1)
D12 (2)
DVEE (18)
-5.2V (AVEE)
0.01
F
(25) CTRL AMP OUT
(26) REF OUT
64
0.1
F
-5.2V (DVEE)
0.01
F
0.1
F
(27) AGND
50
D3 (11)
D2 (12)
D3
D2
D1 (13)
D1
D0 (LSB) (14)
D0
UPPER
SLAVE
IOUT
(LSB) D0
D1
D2
D3
D4
D5
D6
D9
D7
D8
4-BIT
DECODER
R2R
NETWORK
IOUT
+
-
CTRL AMP
REF OUT
RSET
CTRL AMP
25
14-BIT
MASTER
REGISTER
OUT
15
SWITCHED
CURRENT
CELLS
10 LSBs
CURRENT
CELLS
D10
(MSB) D13
REGISTER
DATA
BUFFER/
LEVEL
SHIFTER
OVERDRIVEABLE
VOLTAGE
REFERENCE
IN
CLK
REF CELL
D11
D12
227
227
AVEE
AGND
DVEE
DGND
DVCC
15
ARTN
HI5741